招聘内容:

台積電2022招聘簡章

工作地點：上海/南京

台積電介紹

台積公司成立于1987年

世界500強

擁有281種制程技術，為510個客戶生産1萬1617種不同産品

擁有52%市場占有率

世界首家提供現今最先進的5納米制程技術

全世界最大的專業集成電路制造服務公司

台積電（中國）有限公司介紹

台積電（中國）有限公司位于上海市松江經濟技術開發區内，是台積電獨資設立的子公司，也是其全球布局中重要的一環。我們面向國内客戶，提供優質的生産、運籌集設計服務，其業務團隊的觸角已遍布全國。并緻力于開拓大陸的晶圓代工市場，增進客戶在大陸及全球半導體市場的競争力。在大陸半導體行業起積極作用，并協助大陸集成電路設計業盡速做實做強，使大陸的集成電路産業鍊更趨完整。

台積電（南京）有限公司介紹

台積電（南京）有限公司成立于2016年，位于南京浦口經濟開發區，是台積電獨資設立的子公司，生産12英寸晶圓，同時成立南京設計服務中心，以最先進的芯片設計技術服務客戶。

台積電南京創造了台積很多新的裡程碑，包含建廠速度最快、量産最快、獲利最快。

校園招聘流程安排：

招募流程：網申—> 筆試—> (線上+線下)面試—> 錄用通知—> 加入台積

網申時間：即日起

網申☯⚜☯：http://2022.yingjiesheng.com/tsmc/

小程序二維碼：掃描可直接進行崗位投遞

在招職位

詳情請參閱下文職位介紹

職位介紹

1.    設備工程師

職責範圍

l 處理納米擴散，薄膜，光刻或蝕刻設備

l 使用高科技設備進行預熱和故障解決

l 改進和提高設備的效率

l 計劃并執行分析或缺陷檢測項目

l 與跨部門工程師或供應商溝通

任職資格

l 碩士學曆。機械及自動化工程、電子、電氣工程相關理工科類專業

l 有設備維護或改進經驗者優先

l 具備基本的機械相關知識。具備半導體工藝知識者優先

l 良好的解決問題能力，溝通能力，團隊⏭➰精神，積極的學習态度和良好的英語能力

2.    制程工程師

職責範圍

l 負責推動Flash/CMOS/RF器件的前沿工藝，器件開發和優化，以滿足規模化、性能、可靠性和可制造性要求；

l 識别和解決集成電路工藝和器件問題。

任職資格

l 電子工程、物理、材料科學、化學或化學工程專業碩士學曆。

l 有半導體實習經驗者優先。

l 具備良好的溝通技巧，能夠在跨職能團隊中工作。

3.    制程整合工程師

職責範圍

l 具有很強的技術背景和能力，能夠開發和維持閃存和邏輯産品的過程技術。

l 與包括器件，集成，成品率，光刻，蝕刻和薄膜或外部供應商的團隊⏭➰，推動前沿集成模塊的開發，控制和改進。

l 負責日常運營，設備故障排除和指導技術人員。

任職資格

l 微電子、電子科學與技術、物理、材料等工程和科學領域的碩士學曆。

l 對集成電路加工設備、集成工藝、化學和物理有紮實的技術理解。

l 具備良好的溝通技巧，能夠在跨職能團隊中工作，包括内部和外部⏭➰夥伴。

l 英語流利。

l 熟悉統計過程控制(SPC)和/或實驗設計(DOE)原理。

l 能靈活的判斷及調整做事的優先級以➿⚽✨➿業務需求。

l 做事有責任感，擁有強烈的主人翁意識。

4.    良率精進工程師

職責範圍

l 負責幫助推動前沿工藝/設備開發/制造能力要求，提高先進制程的良率以減少缺陷。

l 識别并解決因工具/工藝引起的缺陷問題。

任職資格

l 材料、電子、化學、物理、光學等相關背景的碩士學曆。

l 表現出良好和開放的溝通技巧，能夠在跨職能團隊中工作。                                    

5.    IC設計工程師 （具體設計崗位如下）

5.1 SRAM design engineer（靜态随機存儲器設計工程師）

職責範圍

l Develop SRAM/ROM compilers and customized macros.

l Develop SRAM/ROM characterization flow and deliver design kits.

l Develop Memory compiler tiling code.

職位要求

l Candidate must have a MS degree or above in Electrical or Computer Engineering

l Knowledge on transistor level circuit design and layout design.

l Experience in spice simulation or fast spice simulation.

l Familiarity with Verilog and Synopsys .lib.

l Ability in scripting language, such as Perl/Python/shell/tcl

5.2 Digital circuit design engineer（數字電路設計工程師）

職責範圍

l Develop advanced standard cell and GPIO libraries on advanced process technologies (6nm, 7nm, 12/16nm, 22/28nm, etc.)

l Take challenging tasks from circuit design to SOC design to achieve world-class PPA performance (high-performance, low-power, and area-effective)

職位要求

l Good knowledge of circuits design. Experience in digital circuit or analog design is preferred.

l Experience in Cadence/Synopsys/Mentor EDA tools and Linux/Unix environment is preferred

l CAD and script capability such as Python/Perl/Shell is preferred.

l Solid understanding of device scaling challenges and circuit-process technology interactions applicable for advanced FinFET nodes is a plus.

l Experience in reliability (EM, high-temperature aging effects, etc.) is a plus

l Self-motivated and hard work.

5.3 IC Frontend design engineer（芯片前端設計工程師）

職責範圍

l RTL synthesis, SDC/UPF verification, low power design implementation for advanced technology chips.

l Design flow/methodology development and innovation for front-end design challenges.

l Be responsible for RTL verification, synthesis, low power design, and STA/timing closure works for customer’s projects and internal system test chips.

職位要求

l MS or above in EE, CS related fields. Experience in Digital IC design flow (from Synthesis, DFT, MBIST, Formality, STA), RTL design, RTL verification is plus.

l New graduate or 3+ years working experience.

l Familiar with EE CAD tool such as Design compiler, DFT complier, MBIST, n-Lint, Verdi, Verilog tools/flows.

l Familiar with tcl/Perl/Python program.

5.4 IC Physical design engineer（芯片物理設計工程師）

職責範圍：

l Physical implementation of advanced technology chips.

l Design methodology development and innovation for advanced technology challenges.

l Be responsible for 22/16/12/10/7/5nm chip implementation for customer’s projects or internal system test chips.

l Be responsible for advanced node PPA benchmark, and solution development.

l EDA tool new features enablement.

l Customer onsite/offsite supports will be required on demand.

職位要求

l MS or above in EE, CS related fields. Experience in APR, physical verification, chip implementation, or CAD development is plus.

l New graduate or 3+ years working experience in chip physical implementation.

l Familiar with Synopsys/Cadence APR tools/flows.

l Familiar with TCL/Perl/Python programming.

l Experience with TSMC advanced technology is plus.

l Proven record in production tape-outs is plus.

5.5 IC CAD and Methodology engineer（芯片計算機輔助設計暨設計方法論工程師）

職責範圍

l Develop chip implementation infrastructure, include but not limited to general design flow automation, design collateral/environment/data management, computing resource allocation/analysis/monitoring, and design diagnosis solutions development.

l Develop chip implementation methodology algorithms to improve productivity and design PPA by machine learning and/or expert system programming.

l Develop chip implementation environment regression automation and code review system to improve source code quality and readability.

職位要求

l MS degree or above in EE, CS related fields.

l Proactive, self-motivated, and willing to take challenges

l Familiar with Python3 or C/C++ programming languages

l Familiar with Linux environment and operations

加分項

l Familiar with software engineering or electronic design automation algorithms

l Familiar with Perl, Tcl/Tk programming languages

l Familiar with SQL, PHP, Javascript, Html/CCS webpage development

l Experienced in VLSI design flow and APR tool usage

l Familiar with data visualization, data mining or machine learning algorithms

l Paper publication records

5.6 IC Signoff engineer（芯片簽核工程師）

職責範圍：

l Responsible for checking the advanced chip function before fabrication. Given the verification, the chip can exhibit expecting high performance after fabrication.

l Reliable flow setting, identify violation root cause, and provide the fixing strategy to achieve high quality chips.

l Professional at one domain of blow knowledge at least. Signoff team not only executes the advanced signoff skill, but also push the boundary of flow to reach higher quality and productivity.

a)     STA (static timing analysis): using commercial timing signoff EDA tool combining advanced on-chip timing analysis method (OCV) to achieve timing closure before tape-out.

b)     IR analysis: define the reasonable IR drop spec, and explore the opportunity to realize the function with sufficient voltage support and reasonable power consumption.

c)      PV (physical verification): verify and achieve the chip without DRC (design rule check) and LVS (layout versus schematic). With the verification, the following fabrication can minimize the defect and reach high yield performance.

職位要求：

l MS degree or above in EE, CS, Physics or related domains. Experience in Digital IC design flow, especially signoff, is a plus

l Innovative, persistence and flexible personality.

l For frequent cross team cooperation and customer support, excellent communication/presentation skill

加分項

l Excellent English skill, CET6

l Software skill, ex: tcl, python

5.7 Layout Engineer（IP版圖設計工程師）

職責範圍：

l Full layout design for standard cell/IO/SRAM IPs in advanced process nodes

l Work on the physical verification (DRC/LVS/Antenna ...)

l Work on test chip layout design and verification

l Close cooperation with designers on PPA optimization

職位要求：

l At least BS Degree of Microelectronics or Physics.

l Excellent graduate or at least 1 years' related working experience

l Familiar with layout design and verification tools (Virtuoso, Laker, Calibre)

l Familiar with design rule and layout effect in advanced process.

l Excellent skills of communication and teamwork are also expected.

l Programming experience (Perl/tcl skill) will be a plus.

l Experience in advanced process (n16 and beyond) will be a plus.

5.8 DRC/LVS Development Engineer(DRC/LVS開發工程師）

職責範圍

l Work closely with process RD team to develop DRC/LVS for design readiness.

l Provide customer support to world-wide leading design house.

l Initial more innovation to continue optimize development efficiency.

l Work closely with various departments (Physical design/integration/Device RD/Product/ESD) on their design requirements.

l Work closely with EDA partner for tool qualification and methodology enhance.

職位要求

l Good knowledge of semiconductor FEOL/BEOL process and chip design concepts. Solid understanding of device physics, Layout design is a plus.

l Knowledge of EDA partner (Mentor, Synopsys, Cadence, etc.) tools suite is a plus. Especially Laker /Virtuoso /Calibre.

l Scripting and programming experience using several of the following: Perl, Python, C, C++, TCL, Skill.

l Ability to work across teams to drive a solution, problem solver and self-motivated.

l The ideal candidate will have experience in DRC/LVS development.

l MS or above in EE, CS related fields.

5.9 SPICE Modeling Engineer

職責範圍

l Testkey design for SPICE modeling

l SPICE model release for advanced and mainstream process

l Device characterization

l Customer support

l Automation development on all SPICE modeling flow

職位要求

l Minimum MS degree majoring in EE, Physics or Engineering related fields.

l Related experience in semiconductor device, measurement, extraction and SPICE simulation.

l Proficiency in programming language, such as Perl or Python or C++ or VB.Net.

l Must be effectively bilingual in Mandarin and English.

6.    研究與發展工程師

研發工程師對先進的CMOS進行探索性研究，評估各種先進的材料，設備/工具，工藝/配方調整，并處理先進的設備，工藝集成。

l 研究與尋路

a)     定義卓越的CMOS技術架構和基線。

b)     識别材料，晶體管結構，工具等。

l 集成

a)     确定工藝流程(包括設備、SRAM等)

b)     提高成品率，減少缺陷

c)      建模

l 模塊

a)     開發模塊配方

b)     提供可制造技術以滿足質量和成本目标

c)      确保RD線路的穩定性和周期時間

l 采訪過程中心

a)     PE:高級模塊流程開發和基線維持。

b)     EE:在研發階段處理先進設備。新技術設備的安裝，預熱，維護和故障解決。

c)      制造:監督IC代工工廠的日常運營，确保所有的型材操作、工作流程和客戶報告與服務操作一緻。

任職資格

l 材料科學、工程、電氣工程、化學工程、機械工程、物理、化學或光學等工程和科學領域的碩士以上學曆。

l 對集成電路加工設備、集成流程、化學和物理有紮實的技術理解。

l 具備良好的溝通技巧，能夠在跨職能團隊中工作，包括内部和外部⏭➰夥伴。

l 英語流利。

l 熟悉統計過程控制(SPC)和/或實驗設計(DOE)原理。

l 變更優先級和職責以➿⚽✨➿業務需求的靈活性。

l 親力親為的參與和強烈的主人翁意識。

7.    産品工程師

職責範圍

l 領先産品開發。學習最先進的半導體制造技術，識别有效的工藝解決方案以提高成品率和芯片性能。

l 參與已開發項目的跨團隊工作。與客戶/ Fab /不同➿⚽✨➿團隊緊密⏭➰，尋找改進機會并提出解決方案。

l 學習設備工程、制造工藝、良率/ WAT分析、設計規則、晶圓CP測試知識，拓展視野，運用綜合分析技能解決産品問題。

l “More than Moore”.HV, embedded memory, RF, MEMS和CIS産品開發，與研發人員/客戶一起開發成熟技術Si工藝的新應用。

8.    智能制造工程師

職責範圍

l 監督IC代工工廠的日常運營，确保所有的操作、工作流程和客戶報告與服務操作一緻。

l 分析生産相關數據，提供動态策略以實現組織生産目标和KPI。

l 協助計劃項目的完成，在複合收貨後運行項目，使用建立的數據庫系統/工具分析數據，并更新跟蹤程序以保持順利運行。安排工作計劃以滿足客戶和企業的期望。

l 快速響應變化的優先級和處理多個項目可能重疊的截止日期。

l 為改進标準技術、協議和流程提供想法和建議。

l 與制程、制程整合、設備等不同組織⏭➰，确保機器人工作站、檢測儀器、數據庫/信息工具的構建滿足服務需求。

任職資格

l 工業工程、制造業、生産工程、工業管理、信息系統、機械及自動化工程、土木工程、應用數學和統計等相關專業本科或以上學曆。

l 有半導體制造經驗者優先。

l 具備組織管理, 工業工程, 資訊工程或相關領域的知識。

l 具有半導體工藝知識者優先。

l 必須是一個充滿熱情和奉獻精神的人，能夠用團隊⏭➰的方式激勵和領導。

l 受雇後将視崗位安排正常輪班。

9.    質量與可靠性工程師

職責範圍

l 負責産品質量和可靠性。

l 失效分析、可靠性數據分析、生産質量管理和可靠性評估，研究和開發新的分析方案。

l 與客戶溝通，解決産品質量和可靠性問題。

任職資格

l 化學、材料科學、物理、電氣工程或相關科學與工程專業碩士或以上學曆。

l 在數據分析和統計開發應用方面有相關學習背景。

10.          廠務工程師（具體崗位如下）

8.1 機械系統工程師

職責範圍

l 負責無塵室溫濕度穩定日常運轉任務,工作包含(無塵室設計/操作/維保管理/指标維護);

l 負責無塵室 氣旋分子微污染 (AMC) 管理/ 預防 ;

l 動力廠房(冰熱水系統設計/運行操作/維保管理);

l 制程排氣系統(設計/操作/維保管理/空污指标維護);

l 機台現址式處理設施(Local Scrubber)(運行維護/維保管理);

職位要求

l 本科及以上，供熱通風與空調工程、建設環境與設備工程等相關專業;

l 具良好團隊⏭➰精神,重承諾,具社團⏭➰經驗者優先；

l 具追根究底研究精神,能虛心學習具實踐力,對負責系統能承諾者優先；

l 需輪值夜班。

8.2 電氣/儀電工程師

職責範圍

l 負責現有設施電力系統的運行和維護,電力系統包括：高壓電力系統; 低壓電力系統; 應急電力系統; UPS電力系統。

l 執行電力系統預防性維護保養，故障排除和系統日常操作;

l 負責現場工程管理（包括質量和安全）;

l 負責電力系統及設備的功能改善及穩定性加強;

職位要求

l 本科及以上，電氣工程及其自動化、高電壓絕緣技術、繼電保護等相關專業。

l 良好的橫向溝通及問題處理能力，雙一流學校相關專業尤佳。

l 具有良好的分析解決問題能力，需具備良好的交流互動和團隊⏭➰精神。

8.3 水處理工程師

職責範圍

l 負責水處理系統的日常運行和維護，主要有超純水處理系統、酸堿廢水和含氟廢水處理系統、工藝冷卻水系統和給排水系統。

l 為系統運行制定标準操作流程和維護計劃，監控系統運行狀況，根據系統運行參數和數據統計工具來判斷系統狀況，以确保系統供應正常。

l 優化和改善系統，以确保供應品質的保障和提升。

l 需輪值夜班。

職位要求

l 本科及以上：環境工程，化工，化學，機械或控制工程等相關專業；

l 有流體，熱交換或水淨化相關背景，了解管材特性和水處理設備者優先；

l 具有良好的分析解決問題能力，需具備良好的交流互動和團隊⏭➰精神。

8.4 氣化工程師

工作職責

l 負責氣化供應系統的日常運行和維護，主要有大宗氣體/化學品、特殊氣體/特殊化學品、研磨液供應系統。

l 為系統運行制定标準操作流程和維護計劃，監控系統運行狀況，根據系統運行參數和數據統計工具來判斷系統狀況，以确保系統供應正常。

l 持續保障/提升及改善系統供應品質及優化，

l 需輪值夜班。

任職要求：

l 本科及以上，化學、化工、材料、機械或控制工程相關專業

l 有純化/合成/材料相關背景，了解管材特性者優先；

l 具有良好的分析解決問題能力，需具備良好的交流互動和團隊⏭➰精神。

任職資格

l 電子工程，物理，材料和光子學碩士以上學曆。

l 半導體器件/制造，電子學和電路設計。

l 樂于學習新知識，有良好的自學态度，喜歡挑戰。

l 良好的溝通技巧，能夠與跨部門團隊和客戶⏭➰。

l 英語流利。

11.          信息技術工程師（具體崗位如下）

跨越過去，引進最新技術，重新定義未來。

l 我們促進公司運作的效能與效率，協助公司快速的穩定成長并實時響應客戶的需求。

l 運用大數據、巨量數據、人工智能、機器學習等技術開發高附加價值的系統，導入最佳信息安全方法與技術，确保信息系統之正常運作與重要信息的保護。

在這個領域發光發熱，要具備

l 資訊工程、信息管理與程序語言知識 / 邏輯思考能力 / 問題解決能力 / 終身學習

l 歡迎具有計算機科學與技術、計算機信息管理、軟件工程等相關領域知識的本科含以上優秀應征者加入我們！

11.1 軟件開發工程師

職責範圍

l 負責半導體機台設備自動化控制系統的開發和維護；

l 負責MES系統相關的應用系統(C/S、B/S架構)的開發和維護；

l 日常技術➿⚽✨➿與解決工廠自動化相關系統運維中的問題。

職位要求：

l 大學本科畢業，計算機軟件開發相關專業；

l 英語通過國家4級，具備良好的英語讀、寫能力；

l 能熟練使用VB.NET、C#或Java等編程語言；

l 具備一定的溝通技巧及團隊⏭➰能力；

l 歡迎具有計算機軟件開發等相關領域知識的本科含以上優秀應征者加入我們！

11.2 IT系統工程師

職責範圍

l Windows服務器的管理和維護；

l VMware, Citrix虛拟服務器管理和維護；

l IT security相關系統的管理和維護；

l IT相關專案管理及協調。

職位要求

l 有 IT運維經驗優先；

l 熟悉Windows Server的安裝和維護；熟悉sql數據庫；

l 熟悉 VMware，Citrix等至少一種虛拟機技術；

l 良好的溝通、協作能力和執行力，良好的學習态度和服務意識；

l 有MCSE、VCP、Citrix等證書者優先；

l 歡迎具有計算機相關專業的本科含以上優秀應征者加入我們！

11.3 JAVA/C#開發工程師

職責範圍

l 主要負責企業OA系統開發需求對接、系統設計和功能開發實現;

l 負責開發項目的測試、系統上線和交付，以及系統相關文檔編寫;

l 負責系統日常維護和技術➿⚽✨➿

職位要求

l 具有一定 JAVA、C#開發經驗(包含一般Java EE技術、多線程/并發、網絡編程、基礎類庫等),能熟練使用HTML、CSS、JavaScript、JQuery等前台相關技術，有JAVA SSM框架開發經驗者優先;

l 掌握Oracle、SQL server等至少一種主流數據庫技術；

l 具有大學英語四級以上證書，能夠熟練閱讀英文版IT類專業技術文檔；

l 積極主動性強，具備良好的溝通、團隊⏭➰能力以及一定的抗壓能力；

l 歡迎具有計算機軟件開發相關專業的本科含以上優秀應征者加入我們！

1.        一線系統➿⚽✨➿工程師

職責範圍

l FAB生産線解決FAB Production MES及報表系統問題。

l FAB生産線解決FAB個人計算機設備的各項軟、硬件故障問題。

l 依照事先給定的解決問題程序, 解決問題, 并記錄在案。

l 針對遇到不能解決的事件, 描述問題, 并進行後送技術人員處理。

任職資格

l 本科及以上學曆，計算機相關專業。

l 具備良好的英語讀、寫能力。

l 能吃苦耐勞，配合輪值班需求，接受夜班。

l 具備一定的溝通技巧及團隊⏭➰能力。

12.          自動化整合工程師

職責範圍

l ➿⚽✨➿Fab對智能制造技術和自動化系統的維護和部署。

l 與用戶溝通以定義需求、設計、實施和部署系統，并使用軟件工程方法對其進行持續改進。

l 質量防禦體系管理，KPI跟蹤分析，➿⚽✨➿用戶提高制造質量和效率。

任職資格

l 碩士學曆，工業工程、計算機科學或計算機工程相關專業。

l 至少在以下領域之一具有較強的技術能力：數據庫、JAVA、.NET.、C#、Python、優化算法應用、統計和數學工具（MATLAB、R）和編碼。

l 熟悉晶圓廠制造操作者優先。

l 良好的溝通能力，抗壓能力強。

l 樂于接受挑戰，與他人⏭➰。

13.          工安環保工程師

環境、公司、同仁的守護神。

我們是環境保護、環境永續、企業社會責任以及廠區安全的守護神。

工安環保工程師确保公司營運符合法規與外部稽核單位的規定，保護人身安全，守護公司的營運資産。

在這個領域發光發熱，要具備：

環境工程、職業安全、環境衛生知識 / 溝通能力 / 缜密的心思發掘問題與風險并解決問題，歡迎具有環境工程、安全工程、化學相關專業的本科含以上優秀應征者加入我們。

14.          财務管理師

職責範圍

l 會計内輪崗：會計運營、會計服務和财務規劃與分析。

l 編制财務報表，包括分析、彙總、記錄和報告數據。

任職資格：

l 會計、金融或經濟學專業碩士學曆

l 有國際知名會計師事務所工作經驗者優先

l 邏輯思維和自我激勵

l 良好的溝通能力

l 團隊精神和快速學習者

l 熟練使用MS Office

15.          Customer Support

職責範圍

l 協同客戶經理進行日常客戶溝通，管理和維護客戶關系。 對接客戶提供相應銷售和物流管理工作；

l 建立客戶檔案，管理法律合約，業務數據和票據等資料并歸檔處理；

l 收集整理客戶需求預測，執行訂單核對，錄入和維護，協調并跟進生産及交付計劃；

l 根據海關和業務規定，準備收款和裝運單據，執行開票完成交付；

l 負責應收對賬及收款，協同财務部門定期評估管理客戶信用額度；

l 協助處理售後服務工作。

任職資格

l 商科，工業工程，管理，貿易，商務金融，經濟等相關專業本科及以上學曆。

l 做事積極主動

l 開放和建設性的溝通

l 團隊⏭➰和跨團隊協作

l 客戶導向

16.          人力資源管理師

崗位介紹

在台積公司，人力資源部門不僅是提供人力資源的相關服務，更扮演了企業策略夥伴及變革推動者的角色。除了與人力資源的内部各單位互動之外，我們更積極提供各單位的相關人力資源服務，以加強人力資源與營運單位、研發單位等組織的互動。

在這個領域發光發熱，要具備：

除了專業的人力資源知識之外，我們歡迎具有創意的新人加入我們。

歡迎具有人力資源管理、理工科等相關專業的碩士含以上優秀應征者加入我們。

l 晶彩台積：

對台積人而言，生活的豐富和專業的成就同等重要；從食衣住行的滿足到精神層面的提升，台積人在台積獲得充分的照顧。

這裡擁有：

完善的保險制度：我們除依法為員工繳納五險一金外，更為員工規劃了團體商業保險福利，以增加員工整體之保障。

彈性的假期制度：台積電提供優于勞動法的特别休假制度，員工到職滿三個月即可享有，加上彈性的休假制度，方便員工于一年中排定假期。我們并依法給予各種假别，當同仁有請假需求時，能夠更無後顧之憂。

貼心的工作環境：我們體貼并照顧同仁的工作及生活所需，在醫、食、住、行、樂領域提供全方位的服務與設施，使同仁能輕松兼顧工作與生活。

這裡更有：

完善的餐飲及健身設施，貼心關懷的駐廠門診、按摩及全天候的護理協助，免費年度健康檢查服務，溫馨舒适、設施完善的宿舍，多條線路的交通班車貫通供員工免費搭乘，環保典範的工作環境是台積人享有的安心福利。

台積電歡迎您的加入，更歡迎您分享我們的榮耀！